인공지능 컴퓨팅 파워 경쟁에서 오랫동안 저평가되어 왔던 링크인 칩 고급 패키징이 새로운 병목 현상으로 빠르게 진화하고 있습니다. 현재 인공지능 컴퓨팅에 사용되는 거의 모든 칩은 외부 세계와 상호 작용하기 위해 서버, 자동차, 로봇 등 하드웨어 시스템에 설치되기 전에 패키징되어야 합니다. 그러나 이 핵심 프로세스는 이제 아시아에 집중되어 있으며 생산 능력 부족 문제가 점점 더 두드러지고 있습니다.

TSMC가 애리조나에 두 개의 새로운 고급 패키징 공장을 건설할 계획이고 Elon Musk가 맞춤형 칩 프로젝트를 위한 패키징 서비스를 제공하기 위해 인텔을 선택하면서 이전에 "백엔드 프로세스"로 간주되었던 산업 체인의 이 링크가 처음으로 주목을 받았습니다. 조지타운 대학교 보안 및 신흥 기술 센터의 John Vervey는 기업이 사전에 자본 지출을 크게 늘리지 않으면 향후 몇 년 동안 웨이퍼 팹 생산이 확대됨에 따라 첨단 패키징이 "빠르게 병목 현상으로 발전할 것"이라고 지적했습니다.

TSMC의 북미 패키징 솔루션 책임자인 Paul Russo는 CNBC와의 드문 인터뷰에서 회사의 가장 진보된 패키징 기술과 관련된 사업이 "매우 인상적인 속도로 성장하고 있다"고 말했습니다. 현재 TSMC의 대량생산에서 가장 앞선 패키징 공정은 'Chip on Wafer on Substrate'(CoWoS)이다. Russo는 이 사업이 약 80%의 복합 연간 성장률로 확장되고 있다고 밝혔습니다.

수요가 가장 많은 이 분야에서 거대 인공지능 Nvidia는 TSMC의 가장 발전된 CoWoS 생산 능력 대부분을 예약하여 고급 패키징 분야에서 대만 최고의 파운드리의 절대적인 비중을 차지하는 고객이 되었습니다. 하지만 기술적인 측면에서는 미국 칩 제조사인 인텔이 TSMC와 경쟁할 수 있게 됐다.

인텔은 최근 몇 년 동안 파운드리 사업 발전에 전념해 왔지만, 외부 고객을 위한 최첨단 칩을 파운드리하는 데 여전히 '상징적인 주요 고객'이 부족합니다. 반면, 패키징 사업에서는 이미 아마존, 시스코 등 다수의 고객을 보유하고 있으며, 2022년부터 외부 고객에게 고급 패키징 서비스를 제공해 왔다. 화요일 머스크는 인텔과의 협력을 더욱 심화해 인텔이 텍사스에 계획된 '테라팹' 공장에서 스페이스X, xAI, 테슬라가 생산하는 맞춤형 칩에 대한 패키징 서비스를 제공하겠다고 발표했다. 이 공장은 AI 개발을 지원하기 위해 연간 1테라와트의 컴퓨팅 성능에 해당하는 칩을 제공하는 것을 목표로 하고 있습니다.

현재 인텔의 최종 패키징 공정 대부분은 베트남, 말레이시아, 중국에 위치하고 있으며, 오리건주 뉴멕시코주와 애리조나주 챈들러에 있는 공장은 가장 진보된 패키징 공정의 일부를 수행하고 있습니다. AI 애플리케이션의 칩 밀도, 성능 및 에너지 효율성에 대한 요구 사항이 계속 증가함에 따라 전통적으로 컴퓨팅 성능을 높이기 위해 트랜지스터 축소에 의존하는 "무어의 법칙"이 물리적 한계에 접근하고 있습니다. 업계에서는 첨단 패키징을 무어의 법칙을 "3차원"으로 확장하기 위한 핵심 기술 경로로 간주하기 시작했습니다.

지난 수십 년 동안 업계에서는 일반적으로 웨이퍼 전체를 개별 칩(다이)으로 잘라서 별도로 패키징한 후 기판을 통해 컴퓨터, 휴대폰, 자동차 등 단말 시스템에 연결하는 것이 일반적이었습니다. 인공지능 기반 칩의 복잡성이 급증함에 따라 지난 5~6년 동안 더욱 복잡한 패키징 방법이 급속히 등장했습니다. 다중 로직 칩과 고대역폭 메모리 칩은 더 이상 개별적으로 패키징되지 않고 GPU와 같은 더 큰 시스템 수준 칩에 통합됩니다. 고급 패키징의 핵심 임무는 동일한 패키징 시스템 내에서 이러한 다양한 칩을 고밀도로 상호 연결하고 칩과 외부 시스템 간의 효율적인 통신을 보장하는 것입니다.

칩 분석가 Patrick Moorhead는 약 5~6년 전에는 이러한 고급 패키징을 대규모로 채택한 제조업체가 거의 없었다고 회상했습니다. 당시 포장 공정은 '사후 공정'으로 간주되어 경험이 부족한 엔지니어에게 넘겨지는 경우가 많았습니다. 이제 그는 패키징이 "분명히 칩 자체만큼 중요하다"고 말했습니다.

현재 시장의 가장 큰 관심을 끌고 있는 CoWoS 부문에서 Nvidia는 TSMC의 주요 생산 능력 대부분을 확보한 것으로 밝혀져 TSMC는 세계 최대의 칩 패키징 및 테스트 파운드리인 ASE Semiconductor(ASE) 및 Amkor Technology(Amkor)를 포함한 상대적으로 간단한 프로세스 중 일부를 타사에 아웃소싱해야 했습니다. ASE는 2026년 첨단 패키징 사업 매출이 두 배로 증가하고 대만에 대규모 신규 공장을 건설할 것으로 예상하고 있다. 자회사 SPIL도 새로운 포장 기지를 열었습니다. 리본커팅에는 NVIDIA CEO Huang Renxun이 직접 참석했습니다.

급증하는 수요에 직면한 TSMC는 대만에 두 개의 새로운 포장 공장을 가속화하고 미국 애리조나에 두 개의 첨단 포장 공장을 건설하고 있습니다. 현재 피닉스에 있는 TSMC의 고급 웨이퍼 공장에서 생산된 칩조차도 고객에게 배송되기 전에 포장을 위해 대만으로 다시 배송되어야 하며, 이는 칩이 미국과 아시아 사이를 "왕래"해야 함을 의미합니다. TSMC는 아직 미국 포장 공장이 언제 생산에 들어갈지 공개하지 않았습니다.

TechSearch International의 패키징 분야 권위 있는 연구원인 Jane Vardaman은 애리조나 웨이퍼 팹 바로 옆에 패키징 생산 능력을 배치하면 배송 주기가 크게 단축되고 아시아와 미국 간 칩 운송이 없어져 고객 만족도가 크게 향상될 것이라고 말했습니다. 인텔은 또한 제조 및 패키징의 통합 레이아웃을 형성하기 위해 애리조나에 있는 고급 18A 프로세스 칩 제조 공장 근처에서 일부 패키징 작업을 시작했습니다.

인텔은 아직 18A 웨이퍼 파운드리에서 '아이코닉한 주요 고객'을 확보하지 못했지만 파운드리 서비스 부서장인 마크 가드너는 이 회사가 2022년부터 아마존, 시스코를 포함한 고객들에게 꾸준히 패키징 서비스를 제공해 왔다고 말했습니다. 한편, 엔비디아는 인텔의 패키징 역량 활용도 모색하고 있는데, 이는 이전 인텔에 대한 50억 달러 투자와 2025년 미국 정부의 인텔에 대한 89억 달러 투자를 반영한 ​​것입니다. 무어헤드는 칩 회사들이 인텔과 협력할 의향이 있다는 점을 미국 정부에 보여주고 싶어하며, 패키징 사업을 통한 협력이 웨이퍼 제조를 인텔에 직접 넘기는 것보다 리스크가 낮다고 믿습니다.

Intel이 결국 고급 패키징의 "측면"을 통해 칩 제조 분야에서 대규모 고객을 확보할 수 있는지 묻는 질문에 Gardner는 일부 고객의 경우 고급 패키징이 "진입 경로를 구성합니다"라고 말했습니다. 그의 견해로는 디자인, 제조, 포장을 한 곳에서 통합하는 '원스톱' 서비스가 많은 이점을 가져올 수 있다고 봅니다.

머스크는 칩 제조와 패키징 모두에서 인텔 기술을 완전히 채택한 초기 고객 중 하나가 될 것으로 예상됩니다. 인텔은 이번 주 링크드인을 통해 자사가 대규모로 "초고성능 칩을 설계, 제조 및 패키징"할 수 있는 능력을 갖추고 있으며 머스크의 테라팹 프로젝트가 연간 1테라와트의 AI 컴퓨팅 전력 생산 능력이라는 야심찬 목표를 달성하는 데 도움이 될 것이라고 밝혔습니다.

기술 발전 과정에서 업계는 전통적인 2차원 패키징에서 보다 복잡한 2.5D 및 3D 패키징으로 전환하고 있습니다. CPU와 같은 전통적인 칩의 경우 2차원 패키징이 여전히 주류이지만 GPU와 같은 매우 복잡한 컴퓨팅 칩의 경우 TSMC의 CoWoS와 같은 고급 패키징 솔루션이 핵심이 되었습니다. 2.5D 아키텍처에서는 칩이 고밀도로 연결된 '인터포저' 레이어를 통해 더욱 밀접하게 상호 연결되며 고대역폭 메모리(HBM)가 컴퓨팅 칩을 둘러쌀 수 있어 시스템 수준에서 '메모리 벽' 문제를 크게 완화할 수 있습니다.

Russo는 컴퓨팅 성능을 최대한 활용하기 위해 단일 컴퓨팅 칩에 충분한 메모리를 넣는 것이 어렵기 때문에 TSMC가 CoWoS를 출시한 후 HBM을 매우 효율적인 방식으로 컴퓨팅 칩에 부착하고 아키텍처의 전반적인 성능을 향상시킬 수 있었다고 설명했습니다. TSMC는 2012년 2.5D CoWoS 기술 상용화에 앞장선 이후 여러 세대의 업그레이드를 거쳤다. TSMC는 Nvidia의 최신 세대 Blackwell GPU가 최신 세대 패키징 기술 CoWoS-L을 사용한 최초의 제품이며, 이는 현재 "Nvidia가 거의 마무리"한 것으로 널리 간주되는 가장 발전된 생산 능력의 일부라고 밝혔습니다.

인텔의 대표적인 고급 패키징 기술은 EMIB(Embedded Multi-die Interconnect Bridge)입니다. 이 솔루션은 기능적으로 TSMC의 인터포저 기술과 유사하지만 전체 인터포저 대신 내장형 실리콘 브리지를 사용하고 비용 절감을 위해 고밀도 상호 연결이 필요한 곳에 작은 실리콘 웨이퍼 조각을 내장합니다. Gardner는 "필요한 곳에만 매우 작은 실리콘 조각을 내장함으로써" 상당한 비용 이점을 얻을 수 있다고 말했습니다.

동시에 TSMC 및 Intel과 같은 회사는 다음 단계인 진정한 3D 패키징의 레이아웃을 가속화하고 있습니다. Intel은 자사의 3D 패키징 기술을 Foveros Direct라고 부르고, TSMC는 "SoIC(System on Integrated Chips)"를 출시합니다. 나란히 배치된 2.5D 칩과 달리 3D 패키징은 칩을 "스택"하기 위해 수직 적층 방식을 채택합니다. Russo에 따르면 이를 통해 여러 칩이 전기적 특성과 성능 측면에서 "거의 단일 칩처럼 작동"할 수 있어 새로운 성능 도약을 가져올 수 있다고 합니다.

Russo는 TSMC의 SoIC 프로세스를 사용하여 패키징된 제품이 실제 규모로 출시되기까지는 몇 년이 더 걸릴 것으로 예상합니다. 이 과정에서 삼성, SK하이닉스, 마이크론 등 스토리지 제조업체도 3D 패키징 기술을 사용해 메모리 칩을 수직으로 쌓아 AI 훈련 및 추론을 위한 메모리 대역폭과 용량에 대한 극단적인 수요를 충족하는 고대역폭 메모리 제품을 구축하는 등 각 공장에서 첨단 패키징을 추진하고 있습니다.

출하 속도를 가속화하는 동시에 스토리지 및 로직 칩 제조업체는 구리 패드를 사용하여 기존 솔더 범프를 대체하여 칩 적층 밀도를 크게 향상시키는 "하이브리드 본딩"이라는 새로운 패키징 프로세스를 추진하고 있습니다. 패키징 전문가 Vardaman은 구리 패드와 구리 패드의 직접 연결을 실현함으로써 칩 사이의 거리를 거의 0으로 압축할 수 있으며, 이는 전력 소비 성능을 향상시킬 뿐만 아니라 "최단 경로가 최선의 경로"이기 때문에 전기적 특성도 향상시킨다고 설명했습니다.

AI 시대에는 한때 공급망 후단에 위치해 눈에 띄지 않았던 패키징 링크가 칩 산업의 새로운 전략적 거점으로 거듭나고 있다. Nvidia에서 Musk, TSMC에서 Intel에 이르기까지 점점 더 경쟁이 치열해지는 이 트랙에서 모든 당사자는 차세대 AI 칩의 "라스트 마일"에서 우위를 차지하기 위해 경쟁하고 있습니다.