TSMC는 최근 분기별 재무보고 기업설명회에서 1nm 이하 공정 생산 라인에 대한 관련 계획을 공개했습니다.회사는 중국 대만 타이난에 A10 웨이퍼 팹을 건설할 계획이다. P1~P4 팹 영역은 1nm 이하의 첨단 공정 기술을 개발하는 데 사용됩니다. 시험 생산은 2029년에 시작될 예정이며, 초기 월 생산 능력은 웨이퍼 5,000장입니다.
애리조나주 피닉스에 위치한 Fab 21 공장의 경우 향후 P3, P4, P5 공장은 각각 2nm, A16, A14 공정에 해당하게 됩니다. TSMC는 또한 이 지역 근처에 총 11개의 웨이퍼 팹을 갖춘 6개의 공장을 계획했습니다.
이 중 첫 번째 첨단 패키징 공장은 올해 하반기 착공해 2028년 준공을 목표로 하고 있다. 우선 SoIC와 CoWoS 첨단 패키징 기술을 도입할 예정이다.
TSMC는 또한 차세대 고급 패키징 기술이 CoWoS의 '패널 기반' 진화 솔루션인 CoPoS임을 확인했습니다.하지만 이 기술의 발전은 예상보다 어렵고, 외부 추정치보다 오랜 시간이 걸려 TSMC의 태도는 더욱 조심스럽다.
공급망 이해관계자들은 현재 CoPoS가 직면하고 있는 병목 현상은 주로 "균일성" 및 "워프"와 같은 문제에 초점이 맞춰져 있다는 점을 지적했습니다.
최근 인텔이 앞서 일론 머스크가 발표한 TeraFab 프로젝트에 합류하겠다는 인텔의 발표에 대해 TSMC도 이에 응했다.
TSMC 회장 겸 CEO인 Wei Zhejia는 TSMC와 Intel이 강력한 경쟁자이며 결코 서로를 과소평가하지 않을 것이라고 말했습니다. 그러나 파운드리 산업에 지름길은 없으며, 게임의 기본 규칙은 결코 변하지 않을 것입니다.
