최근 한 소식통이 밝혔습니다.삼성전자의 1d나노 공정(7세대 10나노급 공정) 기반 D램 칩의 시험생산 단계 수율은 예상보다 낮았다. 삼성전자는 수율이 목표치에 도달할 때까지 대규모 양산을 무기한 연기할 계획이다.이를 위해 삼성전자는 공정 흐름을 종합적으로 검토해 수율을 더욱 향상시킬 수도 있다.
원래 계획에 따르면,삼성전자는 9세대 HBM 솔루션인 HBM5E에 1dnm 공정으로 제조된 D램 칩을 사용할 계획이다.
HBM4 외에도 현재 1cnm 공정을 사용하는 DRAM 칩이 HBM4E 및 HBM5에도 사용되어 3세대 연속 HBM 제품을 포괄한다는 점은 주목할 가치가 있습니다. 삼성이 차세대 HBM의 기본 다이를 업그레이드하고 보다 발전된 2nm 공정으로 전환할 것이라는 소문도 있습니다.
현재 삼성은 1dnm 공정 DRAM 칩에 더 많은 자원을 투자하고 한국에 새로운 공장을 건설했습니다.
보고된 바에 따르면,공장은 표준 축구장 4개 크기의 면적을 차지합니다. DRAM 칩 생산 외에도 포장, 테스트, 물류 및 품질 관리도 수행합니다. 이러한 공정은 안정적인 생산을 유지하는 데 중요합니다.
