SK하이닉스가 인텔과 협력해 고대역폭 스토리지(HBM) 제품에 인텔의 EMIB(Embedded Multi-die Interconnect Bridge) 2.5D 패키징 기술을 도입할 계획이다. SK하이닉스가 공급망 다각화를 추진하고, 첨단 패키징 후보로 인텔 파운드리를 찾는 고객이 늘면서, 스토리지 제조사는 인텔과 2.5D 패키징 방향으로 R&D 협력을 시작했다.
현재 인텔의 주요 2.5D 패키징 솔루션은 EMIB로, 패키징 기판에 실리콘 브리지를 내장해 여러 코어 간 고밀도 상호 연결을 구현합니다. SK하이닉스는 이 기술을 자사의 HBM 제품 라인에 통합하기를 희망하며, 아마도 차세대 HBM4가 구조와 인터페이스에서 EMIB 통합 요구 사항을 충족하도록 만드는 데 중점을 두어 AI 칩 고객이 차세대 가속기의 고급 패키징을 위해 인텔 팹을 선택할 때 원활하게 연결할 수 있기를 바랍니다.
이전 보고서에서는 내장형 금속 절연 금속 커패시터가 포함된 EMIB-M과 TSV(실리콘 관통 전극)가 포함된 EMIB-T를 포함한 인텔의 소형 실리콘 브리지 EMIB 솔루션이 로직 칩 간, 로직 칩과 HBM 간 상대적으로 저렴하고 매우 높은 해안선 밀도 상호 연결 경로를 제공한다고 지적했습니다. 그러나 지금까지 SK하이닉스는 고급 AI 패키징을 위해 TSMC와 CoWoS 2.5D 패키징 기술에 의존해 왔습니다. CoWoS가 점차 생산 능력 및 프로세스 복잡성 측면에서 한계에 도달하고 고객이 대체 고급 포장 경로를 적극적으로 찾기 시작함에 따라 EMIB는 핵심 과립화 경로를 지속하기 위한 강력한 옵션이 되고 있습니다. 기존 마스크 면적 한계인 830제곱밀리미터를 뛰어넘으면서 더 많은 방향으로의 확장과 적층이 가능할 것으로 기대된다.
SK하이닉스의 DRAM과 HBM 칩은 주로 자체 공장에서 생산되지만, 회사 자체는 복잡한 시스템 수준의 고급 패키징에는 관여하지 않습니다. 현재 가장 최첨단 패키징 형태는 하이브리드 본딩입니다. 즉, 여러 실리콘 조각을 직접 쌓아 수천 개의 TSV를 통해 수직 상호 연결을 완성하는 것입니다. AI 가속기 시나리오에서 제조업체는 이 HBM 패키지를 GPU/전용 가속 코어와 함께 대형 패키지로 통합해야 하며, 동일한 기판에 이러한 HBM 패키지가 10개 이상 포함되는 경우가 많습니다. 이것이 TSMC의 CoWoS가 등장하는 곳이며 Intel의 EMIB는 곧 동일한 고밀도 시스템 인 패키지 요구 사항에 대한 대체 또는 병렬 솔루션을 제공하기 위해 경쟁에 참여할 것입니다.
SK 하이닉스 HBM과 인텔 EMIB의 결합을 기반으로 한 첫 번째 제품이 언제 출시될지는 불분명합니다. 확인할 수 있는 것은 관련 2.5D 패키징 및 인터페이스 표준에 대한 양 당사자 간의 공동 연구 개발이 이미 진행 중이며 업계에서는 일반적으로 향후 몇 분기 내에 예비 결과나 제품 출시 신호를 볼 것으로 기대하고 있다는 것입니다.