요약:
글로벌 인공지능(AI) 산업의 급속한 확장으로 인해 메모리 칩 공급에 심각한 부족이 발생하고 있으며, 특히 고대역폭 메모리(HBM) 수요 급증으로 인해 기존 DRAM 생산 능력 재배치 압력이 가중되고 있습니다. 이러한 맥락에서 전 인텔 CEO인 Pat Gelsinger는 기존 메모리 셀 설계 방식을 변경하여 AI 칩이 직면한 장기 용량, 대역폭 및 전력 소비 문제를 해결하기 위해 새로운 유형의 메모리 기술에 투자하고 있습니다.
이 기술은 Z2RAM이라고 불리며 미국 스타트업 Nagare Labs가 개발했습니다. 이 회사는 Georgia Institute of Technology의 연구원인 Suman Datta와 Shimeng Yu가 설립했습니다. 연구 기반은 강유전성 메모리 및 저항성 랜덤 액세스 메모리와 같은 새로운 저장 기술에 대한 수년간의 탐구에서 비롯되었습니다.
현재 Kissinger가 참여하고 있는 투자 기관인 Playground Global은 Nagare Labs의 500만 달러 초기 자금 조달을 주도했습니다. 그는 이 기술에 상당한 관심을 보였으며 Z2RAM이 SRAM, DRAM 및 플래시 메모리의 장점을 결합하여 고밀도, 고속 및 확장성을 갖춘 새로운 유형의 메모리를 만들 수 있는 기회를 가지고 있다고 믿습니다.
키신저는 지난 30년 동안 널리 상용화된 주류 스토리지 기술이 근본적인 변화를 겪지 않았다고 지적했습니다. SRAM, DRAM 및 NAND 플래시 메모리는 여전히 현대 컴퓨팅 장비의 저장 기반을 형성하고 있습니다. 그러나 인공 지능의 컴퓨팅 요구 사항이 빠르게 증가함에 따라 기존 스토리지 아키텍처의 한계가 점점 더 분명해지고 있습니다.
이 기술의 가장 중요한 혁신은 메모리 셀이 전하를 저장하는 방식을 재설계한 것입니다.
기존 DRAM은 일반적으로 1T1C 구조를 사용합니다. 즉, 트랜지스터와 커패시터가 쌍을 이루고 커패시터는 전하를 저장하여 데이터를 나타냅니다. 커패시터의 전하는 시간이 지남에 따라 누출되기 때문에 DRAM은 주기적으로 데이터를 새로 고쳐야 하며 읽기 프로세스는 파괴적이며 읽은 후에 다시 써야 합니다.
SRAM은 다른 설계를 사용하며 일반적으로 메모리 셀을 형성하는 데 6개의 트랜지스터가 필요합니다. DRAM처럼 주기적으로 Refresh할 필요가 없고, 읽기 속도도 매우 빨라 프로세서 내부의 캐시로 널리 사용되고 있습니다. 하지만 가격적인 면에서 저장 단위 면적이 커지고 제조 비용이 높아 DRAM, NAND와 같은 대규모, 고용량 확장이 어렵습니다.
Z2RAM은 둘 사이의 새로운 균형을 찾으려고 노력합니다. 기존 DRAM에서 별도의 커패시터를 사용하는 대신 두 개의 트랜지스터를 사용하여 메모리 장치를 구성합니다. 대신 두 번째 트랜지스터의 게이트 커패시턴스를 사용하여 전하를 저장합니다.
Nagare Labs의 공동 창립자인 Suman Datta는 이 디자인을 통해 비파괴적인 판독이 가능하다고 설명했습니다. 즉, 데이터를 읽을 때 기존 DRAM처럼 스토리지 요금을 소비한 후 다시 쓰기 작업을 수행할 필요가 없어 액세스 지연 시간을 줄이고 전반적인 스토리지 효율성을 높일 수 있을 것으로 기대됩니다.
밀도 측면에서는 1세대 Z2RAM의 단위 면적당 저장 밀도가 기존 SRAM보다 5배 이상 높아질 수 있다고 나가레랩스는 예측하고 있습니다. 예를 들어, 동일한 영역의 SRAM이 64MB의 용량을 제공할 수 있다면 Z2RAM을 사용하면 SRAM에 가까운 대역폭 수준을 유지하면서 이론적으로 용량을 약 320MB까지 늘릴 수 있습니다.
이는 인공지능 프로세서에 특히 중요합니다. 현재 AI 가속기는 거대한 메모리 대역폭을 제공하기 위해 HBM에 점점 더 의존하고 있지만 HBM은 복잡한 스태킹 패키징 기술, 높은 제조 비용, 전력 소비 및 패키징 영역의 제한이 필요합니다.
반면, AI 추론에 특별히 사용되는 일부 프로세서는 프로세서가 외부 메모리에 액세스하는 지연을 최소화하기 위해 대량의 온칩 SRAM을 사용합니다. 그러나 SRAM의 밀도는 제한되어 있어 칩은 제한된 영역 내에서 용량과 컴퓨팅 장치 간의 균형을 이루게 됩니다.
예를 들어 NVIDIA Groq 3 LPU는 온칩 스토리지 리소스로 대량의 SRAM을 사용하며 단일 칩의 SRAM 용량은 약 500MB입니다. Nagare Labs의 기술 비전에 따르면 Z2RAM이 예상되는 5배의 밀도를 달성할 수 있다면 동일한 영역에서 기존 SRAM의 몇 배에 달하는 데이터를 수용할 수 있습니다. 이를 통해 대규모 AI 추론 시스템에 필요한 프로세서 수를 줄이고 서로 다른 칩 간에 데이터를 전송해야 하는 부담을 줄일 수 있습니다.
Z2RAM의 또 다른 중요한 특징은 산화물 반도체 소재를 사용했다는 점인데, 이는 3D 하이브리드 본딩 기술을 통해 컴퓨팅 로직 칩 위에 직접 집적될 예정이다.
이는 메모리 칩을 프로세서에서 분리하는 전통적인 아키텍처에 전적으로 의존할 필요가 없음을 의미합니다. 대신 컴퓨팅 칩 바로 근처에 고밀도 저장 레이어를 쌓아 데이터 전송 거리를 단축할 수 있는 기회가 있습니다. 디자인 아이디어는 AMD가 3D V-Cache 기술을 통해 프로세서에 추가 SRAM 캐시를 쌓는 것과 다소 유사하지만 Z2RAM은 더 높은 저장 밀도를 제공하기를 희망합니다.
제조 기술 측면에서도 나가레랩스는 낸드플래시 메모리의 수직 적층 아이디어를 활용해 여러 층의 저장 장치를 층층이 쌓을 계획이다. 복잡한 고밀도 메모리 패키징에 의존하는 HBM, LPDDR과 달리 산화물 반도체와 백엔드 공정을 통해 비교적 간단한 다층 제조를 달성하고자 한다. 이 솔루션이 성공하면 대용량 온칩 스토리지 제조 비용을 절감할 수 있는 기회를 갖게 된다.
그러나 Z2RAM은 아직 개발 초기 단계에 있습니다. Nagare Labs는 최근 500만 달러 규모의 초기 자금 조달을 완료했습니다. 이 단계의 결과는 주로 실험실 프로토타입이며 아직 성숙한 칩 제조 단계에 진입하지 않았습니다.
회사는 대학 연구실의 클린룸 환경에서 대규모 생산 검증에 이르기까지 기술을 발전시키기 위해 R&D 및 제조 역량을 제공할 수 있는 팹 파트너를 찾고 있습니다. 현재 계획에 따르면 Nagare Labs는 향후 4년 이내에 작동하는 Z2RAM 메모리 칩 샘플을 제공하고 향후 10년 이내에 상용 출하를 달성하기 위해 노력할 예정입니다.
동시에 이 기술은 많은 엔지니어링 과제에 직면해 있습니다.
첫 번째는 컴퓨팅 칩과의 통합 문제입니다. Z2RAM은 3D 하이브리드 본딩을 통해 프로세서나 AI 가속기와 연결해야 하는데 업계에서는 아직 이 새로운 유형의 메모리에 적합한 통합 인터페이스 표준을 마련하지 못했습니다. Georgia Tech 연구원들은 성숙한 산업 표준이 없으면 Nagare Labs가 자체 인터페이스 기술을 개발해야 할 수도 있으며, 이로 인해 제품 설계 및 상용화의 복잡성이 높아질 것이라고 말했습니다.
두 번째는 물질적 신뢰성입니다. 산화물 반도체는 열적 안정성과 내방사선성 측면에서 일정한 장점을 갖고 있지만, 재료 내에서 원자 공공(atomic vacancy)과 같은 결함이 발생할 수 있습니다. 이러한 미세한 결함은 트랜지스터의 문턱 전압에 영향을 미칠 수 있으며, 작은 전압 변화라도 메모리 셀의 데이터 오류를 유발할 수 있습니다.
메모리 제품의 경우 실험실의 최고 성능보다 신뢰성이 더 중요한 경우가 많습니다. 새로운 스토리지 기술은 실제로 상용 시장에 출시되기 전에 장기적인 데이터 보존, 읽기 및 쓰기 수명, 온도 변화, 제조 일관성 검증을 거쳐야 합니다.
나가레 랩스의 공동 창업자도 역사상 전통적인 DRAM과 플래시 메모리 기술에 도전했지만 결국 실패한 메모리 스타트업이 많았다고 인정했습니다. 기술이 실험실에서 잘 작동한다고 해도 반도체 업계의 엄격한 품질 표준을 통과하고 기존 컴퓨팅 시스템의 공급망에 들어갈 것이라는 의미는 아닙니다.
키신저가 Z2RAM에 대해 낙관하는 이유는 현재 AI 산업이 직면하고 있는 메모리 병목 현상과 밀접한 관련이 있습니다. 대규모 언어 모델을 훈련하고 추론하려면 강력한 컴퓨팅 성능이 필요할 뿐만 아니라 프로세서에 대량의 데이터를 지속적으로 공급해야 합니다. 컴퓨팅 유닛의 처리 속도가 메모리의 데이터 공급 용량을 크게 초과하는 경우 프로세서는 데이터를 기다려야 하므로 컴퓨팅 리소스를 완전히 활용할 수 없는 값비싼 컴퓨팅 리소스가 발생합니다.
현재 AI 가속기의 메모리 대역폭 문제를 해결하는 주요 솔루션은 HBM이지만 결함이 없는 것은 아니다. Gelsinger는 Z2RAM이 기대한 성능을 달성할 수 있다면 스토리지 밀도, 속도, 전력 소비 측면에서 기존 HBM과 다른 솔루션을 제공할 수 있는 기회를 갖게 될 것이라고 믿습니다.
Z2RAM이 글로벌 DRAM과 HBM 공급 부족을 단기적으로 해결할 수 있는 기술이 아니라는 점은 주목할 만하다. 향후 4년 내에 엔지니어링 샘플을 이용할 수 있다고 해도 대규모 상용화는 아직 멀었습니다. 현재 글로벌 메모리 공급 부족은 주로 AI 데이터센터의 수요 급증과 삼성, SK하이닉스, 마이크론이 HBM과 서버 메모리 제품으로 더 많은 생산 능력을 이전하고 있기 때문이다.
아르스 테크니카
+2
Z2RAM이 결국 양산을 달성할 수 있다면 단순히 기존 메모리 칩의 공급을 늘리는 것보다 미래 프로세서의 스토리지 아키텍처를 바꾸는 데 더 중요한 의미가 있을 수 있습니다. 이를 통해 AI 프로세서는 칩 내부에 더 큰 고속 저장 공간을 확보하고, 외부 메모리 대역폭에 대한 의존도를 낮추며, 차세대 AI 가속기를 위한 새로운 설계 옵션을 제공할 수 있을 것으로 기대됩니다.
SRAM에서 DRAM, NAND 플래시 메모리에 이르기까지 반도체 산업은 비교적 성숙한 스토리지 기술 시스템을 형성해 왔습니다. Z2RAM은 이러한 기술 간의 오랜 성능 대 밀도 상충 관계를 깨려고 시도합니다. 그러나 아직은 실험실 단계의 기술적인 개념이다. 궁극적으로 과학적 연구 결과에서 경쟁력 있는 상용 제품으로 전환될 수 있는지 여부에는 시간과 제조 공정 테스트가 필요합니다.
댓글