일본 Rapidus가 2nm 공정을 발전시키고 있다는 보도가 있습니다.다우는 TSMC의 N2와 맞먹는 노드의 논리 밀도를 처음으로 공개했다.보고서에 따르면 Rapidus의 2HP 프로세스 노드의 논리 밀도는 2억 3,731만 트랜지스터/제곱 밀리미터(MTr/mm²)에 도달했으며 이는 TSMC N2 프로세스의 236.17 MTr/mm²에 해당합니다.
이 데이터는 Rapidus의 2HP 프로세스가 로직 밀도 측면에서 TSMC의 N2 프로세스와 동일한 수준이며 일부 측면에서 장점도 있음을 보여줍니다.
이에 비해 Intel의 18A 프로세스의 논리 밀도는 184.21 MTr/mm²로 Rapidus 및 TSMC 수준보다 훨씬 낮습니다.
Rapidus의 2HP 프로세스는 최대 로직 밀도를 달성하도록 설계된 G45 피치 기반 셀 높이 138단위의 고밀도(HD) 셀 라이브러리를 사용합니다.
Intel은 성능/전력 소비 비율에 더 많은 관심을 기울이기 때문에 더 높은 밀도는 주요 목표가 아니며, 특히 18A 프로세스는 주로 내부 사용을 위한 것입니다.
또한 Rapidus는 제한된 생산량을 조정하고 최종 제품의 개선 사항을 확장하는 데 집중할 수 있는 모놀리식 프런트 엔드 처리 기술을 사용합니다. Rapidus는 2026년 1분기에 고객에게 2nm 공정 설계 키트를 제공할 계획입니다.