TSMC는 수요일 북미 기술 포럼에서 2029년까지 연장되는 첨단 공정 기술 로드맵을 발표했습니다. 차세대 공정(A12, A13)을 1.2nm와 1.3nm 수준에서 체계적으로 분류했다. 예상치 않게 N2 제품군의 새로운 구성원인 N2U를 발표했으며, 높은 개구수(High-NA) EUV 리소그래피 기계가 2029년 이전 노드 계획에 아직 도입되지 않았음을 확인했습니다.

특정 노드 매개변수와 비교하여 TSMC는 이번에 노드 진화에서 "다중 경로" 전략을 강조합니다. 즉, 단일 범용 노드로 모든 애플리케이션을 포괄하는 대신 다양한 최종 시장에 대해 차별화된 프로세스 리듬을 채택하는 것입니다.

매출구조 변화로 볼 때 과거 TSMC의 주요 매출은 스마트폰에서 나왔지만 최근에는 인공지능(AI)과 고성능컴퓨팅(HPC) 사업의 성장이 휴대폰 사업을 앞질렀다. 이러한 추세는 최신 로드맵에 명확히 반영되어 있습니다. 회사는 터미널 요구 사항에 따라 주요 프로세스를 차별화합니다. 한 경로는 매년 클라이언트 및 휴대폰 제품을 위한 차세대 프로세스를 출시하고, 다른 경로는 2년마다 AI 및 HPC 성능 개선에 초점을 맞춘 노드 세대를 출시합니다. 휴대폰 및 클라이언트 시장의 경우 N2, N2P, N2U, A14 및 A13 프로세스가 포함되어 비용, 에너지 효율성, IP 재사용 및 설계 호환성을 강조하고 "매년 작은 단계"의 점진적인 개선을 수용합니다. AI/HPC 시장을 목표로 하는 제품에는 A16 및 A12가 포함되며, 이는 고객이 더 높은 비용의 새 노드로 이동하는 것을 지원하기 위해 충분히 상당한 성능 개선을 제공해야 합니다. 동시에 이 시장 부문에서는 비용 요소의 우선순위가 상대적으로 낮습니다.

클라이언트 경로에서 TSMC는 지난해 2세대 GAA(Gate-All-Around) 나노시트 트랜지스터를 사용하고 NanoFlex Pro 기술과 협력하는 A14 프로세스를 출시했습니다. 2028년에는 고급 스마트폰과 클라이언트 제품의 주력 노드가 될 예정이다. 올해 새로 발표된 A13은 A14를 기반으로 광학적으로 축소된 버전이다. 선폭을 약 3% 줄임으로써 약 6%의 트랜지스터 밀도 증가를 달성하는 동시에 설계 규칙 및 전기적 특성 측면에서 A14와의 완벽한 호환성을 유지함으로써 최소한의 R&D 및 검증 비용으로 고객에게 추가적인 에너지 효율성 이점을 제공합니다. 이 접근 방식은 N12, N6, N4, N3P 및 기타 노드에서 TSMC의 이전 광학 스케일링 전통을 이어가지만 전반적인 이점은 포괄적인 "전체 노드 점프"보다는 가벼운 "마이크로 업그레이드"에 더 가깝습니다. 이와 대조적으로 전력 소비, 성능 및 밀도 측면에서 A14의 모든 이점을 최대한 활용하려면 칩 및 IP 설계자가 새로운 도구 체인, IP 및 설계 방법을 채택해야 합니다. A13은 DTCO(설계 프로세스 협업 최적화)를 사용하여 기존 설계를 변경하지 않고도 직접 실현할 수 있는 점진적인 이점을 제공합니다. TSMC의 계획에 따르면 A13은 2029년 양산에 들어갈 것으로 예상된다.

TSMC는 A14/A13 노선 외에도 N2 플랫폼에 투자한 고객들을 위해 저가형 업그레이드 경로인 N2U도 제공할 계획이다. N2U는 N2 플랫폼의 3년 확장 버전입니다. 또한 DTCO를 통해 (동일 전력 소모 시) 약 3%~4%의 성능 향상을 가져오거나, 동일한 속도를 유지하면서 약 8~10%의 전력 소모 감소를 가져오며, 로직 밀도도 약 2%~3% 증가합니다. 새로운 노드는 N2P의 IP와 계속 호환됩니다. 즉, 고객은 새로운 프로세스로 마이그레이션하지 않고도 기존 IP를 사용하여 신제품을 개발할 수 있습니다. 이는 고급 플랫폼에서 중급 제품 라인으로 이동하는 설계 시나리오에 특히 적합합니다. TSMC 기술 R&D 임원인 Zhang Xiaoqiang은 노드가 도입된 후 후속 파생 버전을 통해 성능, 전력 소비 및 밀도 성능을 지속적으로 향상시켜 고객이 설계 수명 주기를 연장하는 동시에 점진적인 PPA(성능, 전력 소비, 면적) 이점을 얻을 수 있도록 지원할 것이라고 말했습니다.

고성능 데이터 센터 및 AI 교육을 위한 경로에서 N2는 처음에는 클라이언트와 데이터 센터 모두를 지향했지만 TSMC는 성능 잠재력을 더욱 발휘하기 위해 후면 전원 공급 장치 아키텍처를 갖춘 A16도 계획했습니다. A16은 본질적으로 N2P를 기반으로 SPR(Super Power Rail) 백파워 솔루션을 중첩한 공정으로 볼 수 있다. 1세대 나노시트 GAA 트랜지스터를 계속 사용하며 전력 소비, 성능 및 트랜지스터 밀도 측면에서 N2 및 N2P보다 훨씬 우수하지만 비용도 증가합니다. TSMC가 이제 A16을 "2027년 대량 생산 노드"로 표시한다는 점은 주목할 가치가 있습니다. 이는 이전에 발표된 시간표와 비교하여 2026년에서 2027년으로 미끄러지는 것과 같습니다. 회사는 A16 노드가 2026년에 대량 생산 준비가 될 것이지만 실제 대량 생산 속도는 여전히 고객 도입 계획에 달려 있으므로 전체 타임라인은 2027년으로 조정된다고 설명했습니다. A16이 도착하기 전에 TSMC는 N2X를 A16으로 완전히 대체하지 않을 것입니다. A16은 성능을 향상시키고 전통적인 전면 전원 공급 장치에서 극단적인 클럭을 더욱 추구하는 N2P의 변형입니다. 여전히 고주파를 추구하는 고성능 애플리케이션을 목표로 하고 있습니다.

A16 이후에는 A12에게 배턴이 넘겨집니다. A12는 2029년에 데이터 센터 수준 노드에 "전체 노드 수준" 업그레이드를 가져올 것으로 예상됩니다. A14와 N2의 진화 논리는 2세대 나노시트 GAA 및 NanoFlex Pro 기술을 사용하여 성능, 전력 소비 및 밀도를 더욱 포괄적으로 향상시키는 A14와 N2의 관계와 유사합니다. TSMC는 아직 구체적인 정량적 지표를 공개하지 않았지만 기술 프레임워크 관점에서 A12는 2세대 GAA와 보다 성숙한 후면 전원 공급 장치 솔루션을 갖춘 '새로운 데이터 센터 플래그십 노드'라고 볼 수 있습니다. 또한 회사는 A16에서 A12로의 진화에는 기하학적 크기의 감소뿐만 아니라 후면 전원 공급 경로, 전원 무결성 및 전체 배선 아키텍처의 체계적인 최적화도 포함되어 있음을 강조했습니다. 프런트엔드(프런트엔드 배선 및 활성 영역)와 백엔드(후면 전원 공급 장치) 크기를 동시에 압축해야만 전체 밀도 이득을 얻을 수 있습니다.

전체 로드맵에서 눈에 띄는 기술 선택은 2029년까지 A13 및 A12와 같은 TSMC가 계획한 고급 노드가 High-NA EUV 리소그래피 기계를 사용하지 않는다는 것입니다. 이는 2027~2028년부터 14A 및 후속 노드에 High-NA EUV를 도입하려는 Intel의 전략과 극명한 대조를 이룹니다. TSMC의 기술 이사인 Zhang Xiaoqiang은 회사의 R&D 팀이 기존 EUV 플랫폼에서 여전히 충분한 프로세스 스케일링 공간을 발굴할 수 있었으며 더 비싸고 복잡한 High-NA 장비로 즉시 전환할 필요가 없다고 말했습니다. 향후 어느 시점에는 High-NA가 채택되어야 할 수도 있지만, 현재는 기존 EUV 시스템 하에서 기술 진화를 계속해서 촉진할 수 있습니다. 비용 압박과 생산 능력 가용성을 고려하여 High-NA 채택을 연기하는 이 전략은 TSMC가 경쟁력 유지와 자본 지출 제어 사이의 균형을 유지하는 동시에 설계 및 프로세스 협업 최적화를 통해 기존 도구 및 플랫폼의 수명 주기를 최대한 연장하기를 희망한다는 것을 의미합니다.