보고서에 따르면,삼성전자가 세계 최초로 4F² 아키텍처를 기반으로 한 DRAM 워킹 웨이퍼 생산에 성공하며 기존 평면 DRAM이 오랫동안 직면했던 물리적 수축 한계를 극복했습니다.올해 2월 삼성전자는 ISSCC 2026 컨퍼런스에서 처음으로 4F² 아키텍처를 통합한 16Gb DRAM 프로토타입을 공개 시연한 것으로 알려졌습니다.
삼성전자는 지난 3월 10a 공정을 활용한 웨이퍼 생산을 완료하고 특성 테스트를 통해 웨이퍼의 정상 작동을 확인했다. 이번 성과는 4F² 셀 구조와 수직채널트랜지스터(VCT) 공정을 통합한 세계 최초의 사례다.
기술적으로 4F² 아키텍처는 기존 DRAM의 단위 면적을 6F²에서 2F×2F 정사각형 구조로 줄입니다. 이는 속도와 전력 소비의 장점을 고려하면서 이론적으로 단위 면적당 용량을 30~50% 늘릴 수 있습니다.
이러한 구조를 달성하기 위해 삼성은 VCT 기술을 도입하여 트랜지스터 채널을 수직으로 세우고 제한된 칩 영역 내에서 채널 길이를 늘려 스케일링 중에 기존 평면 트랜지스터에서 발생하는 단채널 효과 및 누출 문제를 효과적으로 완화했습니다.
반면, 삼성전자는 웨이퍼 간 하이브리드 구리 본딩 기술을 사용해 서로 다른 웨이퍼에 메모리 셀 어레이와 주변 회로를 별도로 제작한 후 이를 수직으로 쌓아 초고밀도 배선을 구현한다.
채널 재료도 기존 실리콘에서 IGZO(인듐 갈륨 아연 산화물)로 변경되어 축소되는 셀의 누설 전류를 억제했습니다.
미래에는 같은 크기의 DRAM 칩에 더 많은 유닛을 담을 수 있습니다. 얇고 가벼운 노트북, 스마트폰 등 단말 장치는 소형화, 저전력 소모를 전제로 메모리 용량은 늘리고 데이터 처리량은 빠르게 할 것으로 예상된다.
삼성전자는 이를 위해 2026년 10a D램 개발을 완료하고 2027년 품질 테스트를 거쳐 2028년 양산에 들어간다는 명확한 로드맵을 계획했다.
SK하이닉스는 10b 노드에 4F²+VCT를 도입할 계획이며, 마이크론은 기존 설계 경로를 유지할 예정이다. EUV 제한으로 인해 중국 제조업체는 3D DRAM을 직접 배치합니다.