첨단 공정 분야에서 TSMC의 레이아웃은 중요한 노드에 도달하고 있습니다. 회사 수석 부사장인 케빈 장(Kevin Zhang)이 공개한 최신 정보에 따르면 TSMC의 2나노미터(N2) 프로세스 노드는 현재 매우 높은 시장 인기를 보이고 있으며, 같은 기간 테이프아웃(스트립아웃) 수치는 이전 세대 3나노미터(N3) 노드의 4배에 달했습니다. 이 데이터는 TSMC의 많은 장기 전략적 파트너가 연구 개발 초점을 보다 발전된 2나노미터 공정으로 전환했음을 완전히 보여줍니다.
이번 2나노 테이프아웃이 크게 성장할 수 있었던 핵심 원동력은 TSMC가 처음으로 선보인 만능게이트전계효과트랜지스터(GAAFET) 기술이다. 이 핵심 기술을 적용한 덕분에 N2 프로세스는 전력 소비와 성능 면에서 비약적인 발전을 이루었습니다. 동일한 전력 소비 수준에서 성능을 15% 향상할 수 있습니다. 동일한 성능 목표가 유지되면 전력 소비를 최대 30%까지 줄일 수 있습니다. 이는 칩 설계자가 주어진 전력 예산 내에서 더 높은 스위칭 성능을 추구하거나 원래의 성능 목표를 유지하면서 전력 소비를 크게 줄일 수 있음을 의미합니다. 또한 트랜지스터 밀도가 약 15% 증가했기 때문에 칩 설계자는 필요에 따라 코어 면적을 줄여 비용을 절감하거나 동일한 면적 내에서 칩의 성능을 크게 향상시킬 수 있습니다.
TSMC는 2025년 4분기부터 2나노 공정의 대량 생산 계획을 시작할 예정이다. 현재 2나노 노드는 회사 전체 매출의 약 3%를 차지하고, 3나노 노드와 5나노 노드는 각각 매출의 30%, 33%를 차지한다. 고객 주문이 향후 몇 분기 동안 계속 배송됨에 따라 2나노미터 노드의 수익 기여도는 계속해서 증가할 것으로 예상됩니다. 현재 2nm 공정을 사용하는 것으로 확인된 고객으로는 AMD(EPYC "Venice" 서버 프로세서용)와 Apple(iPhone 18 Pro 시리즈의 A20 Pro 칩용)이 있습니다.
2nm 공정으로 전환하는 업계 고객 수가 3nm 노드의 4배에 달함에 따라 TSMC의 분기별 매출 실적은 더욱 강화될 것으로 예상됩니다. 새로운 프로세스 노드에 대한 연구 및 개발의 복잡성이 증가하고 웨이퍼 비용이 상승하는 점을 고려할 때, 테이프아웃 수의 기하급수적인 증가는 TSMC 전체 수익의 핵심 엔진이 될 것입니다.
앞으로도 TSMC는 2nm 제품군 기술 레이아웃을 지속적으로 개선할 것입니다. 전력과 성능을 더욱 최적화하기 위해 N2 프로세스의 파생 버전인 N2P가 올해 하반기에 출시될 것으로 예상됩니다. 2027년에는 더 강력한 성능의 N2X 노드를, 2028년에는 N2U 노드를 선보일 계획이다. TSMC는 이러한 일련의 장수명 공정을 통해 반도체 제조 분야에서 리더십을 확보하고 후속 재무제표에서 더욱 중요한 위치를 점유하기 위해 노력하고 있다.