JEDEC 솔리드 스테이트 기술 협회(Solid State Technology Association)는 최근 로직 및 DRAM 모듈 표준 공식화를 담당하는 JC-40 및 JC-45 위원회가 차세대 DDR5 다중화 순위 데이터 버퍼 표준의 공식 출시, 다중화 순위 클럭 레지스터 드라이버 표준 공식화의 발전, DDR5 MRDIMM Gen 2 및 Gen 3의 개선 가속화를 포함하여 DDR5 MRDIMM(다중화 순위 메모리 모듈) 분야에서 여러 가지 중요한 개발을 이루었다고 발표했습니다. 더 높은 대역폭을 위한 로드맵.
공개된 표준 중 JEDEC는 JESD82-552 "DDR5MDB02 Multiplexed Rank Data Buffer" 사양을 공식 발표했으며, 공식 홈페이지에서 다운로드가 가능하다. 이 표준은 멀티플렉스 랭크 DIMM 아키텍처를 위한 차세대 데이터 버퍼링 기능 설계를 정의하며, 모듈 대역폭이 계속 증가하더라도 안정적이고 신뢰할 수 있는 작동 특성을 유지하는 것을 목표로 합니다. 데이터 경로에 고급 버퍼링 및 제어 로직을 도입함으로써 DDR5 MDB 솔루션은 고성능 메모리 하위 시스템에 대한 더 강력한 확장성과 신호 품질 보증을 제공합니다.
곧 출시될 JESD82-542 "DDR5MRCD02 다중화 순위 클록 레지스터 드라이버" 표준도 최종 단계에 진입했으며 곧 공식적으로 발표될 예정입니다. 이 표준은 JESD82-552의 데이터 버퍼링 사양과 일치하도록 클록 및 제어 신호의 무결성 및 타이밍 제어 기능을 강화하는 데 중점을 두고 DDR5 MRDIMM 모듈을 지향하며 전반적으로 고주파수 및 고대역폭 시나리오에서 MRDIMM 제품의 신뢰성을 더욱 향상시킵니다.
모듈 사양 로드맵 측면에서 JC-45 위원회는 MRDIMM Gen 2 표준 공식화를 완료하기 위한 노력을 강화하고 있습니다. 목표는 전체 기계 수준에서 에너지 효율성 및 시스템 효율성 요구 사항을 고려하면서 차세대 컴퓨팅 플랫폼의 지속적인 대역폭 증가를 충족하는 것입니다. 동시에 위원회는 2세대 DDR5 MRDIMM Gen 2 오리지널 PCB(원시 카드) 설계도 발전시키고 있습니다. 이 배치 설계의 목표 데이터 속도는 12,800MT/s이며, 이는 표준화 작업을 통해 데이터 집약적인 애플리케이션 시나리오에 더 높은 데이터 전송 속도와 확장 가능한 메모리 솔루션을 제공하려는 JEDEC의 희망을 반영합니다. Gen 2 표준이 완성에 가까워지는 동안 JC-45는 MRDIMM Gen 3 표준도 계획하기 시작했으며 관련 기본 메모리 인터페이스 로직도 마무리 단계에 가까워지고 있습니다.
JEDEC도 올해 5월 새너제이에서 모바일/클라이언트/에지, 서버/클라우드컴퓨팅/AI 분야 특별 포럼을 개최해 DDR5를 포함한 차세대 메모리 표준과 시스템 설계에 대한 심도 있는 논의를 진행할 예정이다. 참석자들은 MRDIMM과 같은 첨단 기술의 최신 사양 진행 상황과 업계 적용 동향을 배울 수 있는 기회를 갖게 됩니다. 관련 안건과 등록 정보는 JEDEC 공식 홈페이지에 공개됐다.
JEDEC JC-45 위원회 의장이자 협회 이사회 의장인 Mian Quddus는 이 일련의 조정된 표준 작업이 고성능 메모리 표준 분야에서 업계 "정렬자"로서 JEDEC의 지속적인 역할을 반영한다고 말했습니다. 상호 운용 가능한 통합 사양을 생성함으로써 메모리 하위 시스템에서 AI, 클라우드 컴퓨팅 및 엔터프라이즈 수준 워크로드의 증가하는 성능 및 대역폭 요구 사항을 충족할 수 있습니다. 출처: JEDEC 공식 보도 자료.