IBM은 최근 0.7나노미터 또는 7옹스트롬 노드의 새로운 트랜지스터 아키텍처를 핵심으로 하는 세계 최초의 1나노미터 미만(sub-1nm) 칩 기술 출시를 발표했습니다. 회사 측은 이번 성과를 통해 반도체 산업이 전통적인 제조 공정의 물리적 한계에 접근함에 따라 성능과 에너지 효율성이 지속적으로 향상될 것으로 기대된다는 점을 의미한다고 밝혔습니다.

IBM에 따르면, 이 칩은 손톱 크기의 칩에 거의 1000억 개의 트랜지스터를 통합할 수 있으며, 이는 2021년에 출시될 2나노미터 칩보다 밀도가 거의 두 배에 가깝습니다. 관련 기술은 일련의 구조적 및 재료적 혁신, 특히 칩 제조를 원자 수준에 가까운 시대로 발전시키는 것을 목표로 하는 IBM이 제안한 3차원 "나노스택" 아키텍처에 의존합니다.

IBM은 공개 기술 결과에 따르면 이 새로운 프로세스는 2nm 노드 칩에 비해 최대 50%의 성능 향상 또는 70%의 에너지 효율성 향상을 가져올 수 있으며 생성 AI, 클라우드 인프라 및 차세대 전자 장비와 같은 시나리오에 적합하다고 밝혔습니다. IBM 연구 책임자인 Jay Gambetta는 이번 혁신은 칩 기술이 나노미터 시대에서 원자 규모로 이동하고 컴퓨팅 성능의 다음 단계를 위한 기반을 마련한다는 것을 의미한다고 말했습니다.

IBM은 "나노스택"을 업계 최초의 3차원 나노시트 기반 트랜지스터 설계로 설명합니다. 이 아키텍처는 3D 순차 통합을 사용하여 트랜지스터를 수직으로 쌓고 엇갈리게 배치하여 단위 칩당 트랜지스터 수를 늘립니다. 또한 다양한 적층 레이어에서 다양한 재료 조합을 사용하여 각 트랜지스터 레이어의 성능과 전력 소비를 최적화할 수 있습니다.

IBM은 또한 이 아키텍처가 초박형 유전체 본딩의 CMOS 통합, 듀얼 채널 엔지니어링 기능 시연, 예상되는 스위칭 성능을 갖춘 CMOS 인버터의 기능 검증을 통해 실용적인 제조 및 계산 타당성을 입증했다고 밝혔습니다. 동시에 IBM이 VLSI 2026에서 발표한 새로운 연구에 따르면 Nanostack 아키텍처를 통해 SRAM의 확장성이 40% 향상되어 고급 AI 워크로드의 고대역폭 데이터 요구 사항을 충족하는 데 도움이 될 수 있습니다.

IBM은 로직 기술이 처음으로 1나노미터 노드 아래로 떨어지면서 칩 제조 공정이 '옹스트롬 수준' 스케일링 단계에 진입하고 있다고 지적했습니다. 회사는 현재 노드 이름이 정확한 물리적 크기보다 더 많은 제조 세대를 나타내지만 0.7nm 기술은 여전히 ​​지속적인 확장이 가능하다는 것을 입증하고 적어도 향후 10년 동안 프로세스 발전을 위한 로드맵을 제공한다고 믿습니다.

산업 배치 측면에서 IBM은 이번 연구개발이 향후 High NA EUV 노광 장비가 탑재될 뉴욕주 올버니의 반도체 연구시설에서 완료했다고 밝혔다. IBM은 또한 Lam Research, Tokyo Electronics 및 SCREEN Semiconductor Solutions와 같은 파트너와 협력하여 High NA EUV 프로세스 및 도구를 개발하고 있으며 관련 작업으로 작동하는 장치가 생산되었다고 말했습니다.

IBM도 최근 세계 최초 순수 양자 파운드리인 앤더론(Anderon)을 설립하겠다고 발표했다고 전했다. IBM에 따르면 나노스택 기술은 이르면 향후 5년 내로 서브 1나노미터 노드 애플리케이션에 진입할 것으로 예상되며, 이르면 향후 5년 정도에 관련 양산 경로가 나타날 것으로 예상된다.