요약:
한국 GF 증권의 애널리스트인 제프 푸(Jeff Pu)는 엔비디아가 2028년 하반기에 포베로스(Foveros) 패키징 기술을 채택할 수 있다고 믿고 있습니다. 이 소식은 여전히 주의 깊게 보아야 합니다. 아직 관련 계약이나 특정 제품이 발표되지 않았습니다. 이 추측은 올해 1월 DigiTimes의 초기 보고서를 반영합니다. 당시 보고서에서는 Nvidia의 향후 Feynman 시리즈 GPU의 지원 구성 요소가 Intel의 18A 또는 14A 프로세스를 사용할 수 있는 반면, 주요 GPU 칩의 생산은 여전히 TSMC의 고급 프로세스에 의해 완료될 것이라고 언급했습니다.
즉, 베어 웨이퍼 제조가 완료된 후 비코어 IP 모듈이나 백엔드 공정을 주로 인텔이 맡게 된다. 14A 공정은 2028년 하반기에 대규모 생산에 들어갈 예정이며 이는 Jeff Pu가 제시한 일정과 일치합니다.
AI 가속기 제조는 프런트엔드와 백엔드 공정으로 나누어진다. 프런트엔드는 주로 웨이퍼에 회로를 생산하고, 프런트엔드는 주로 웨이퍼에 회로를 생산한다. 백엔드에는 웨이퍼 절단, 상호 연결 및 다양한 베어 다이를 패키징 케이스에 통합하여 궁극적으로 데이터 센터에서 사용할 수 있는 칩을 생산하는 작업이 포함됩니다.
인텔은 여전히 가장 진보된 공정의 파운드리 분야에서 TSMC를 따라잡기 위해 노력하고 있습니다. 그러나 패키징 회로에서는 Intel의 EMIB, EMIB-T 및 Foveros 기술이 상대적으로 성숙합니다. 구글은 EMIB-T에 관심을 표명했으며, 자체 개발한 AI 텐서 프로세서 TPU에 활용할 계획인 것으로 알려졌다.
EMIB는 기판에 내장된 실리콘 브리지를 사용하여 여러 코어를 측면으로 연결합니다. EMIB-T는 이 아키텍처에 실리콘 웨이퍼를 관통해 전력과 신호를 직접 전달하는 수직 상호 연결 채널인 TSV(Through Silicon Via)를 추가했다.
Foveros는 한 단계 더 나아가 기본 다이 위에 컴퓨팅 다이나 기타 칩을 수직으로 쌓습니다. 이러한 구조는 패키지의 측면 면적을 줄이고, 연결선을 단축할 수 있어 대역폭 증가 및 에너지 효율 향상이 기대된다.
Nvidia의 경우 백엔드 패키징 공급업체의 다각화로 TSMC의 패키징 생산 능력에 대한 의존도를 줄일 수 있습니다. 현재 글로벌 AI 가속기에 대한 수요가 강하고 TSMC의 패키징 생산 능력이 매우 부족합니다.
인텔로서는 파인만 관련 프로젝트에서 수주하게 된다면 첨단 노광 트랙에서 당장의 승리를 거두는 것보다 포베로스 기술의 산업적 검증을 완료하는 데 더 큰 의미가 있다.
댓글